

ÍNDICE DE FINALES:

Final Agosto 2025 | Final Junio 25 | Final Noviembre 2024 | Final 5/7/2023 | Octubre 2023 | Octubre 2022 | Febrero 15 2015 |

----- RECOLECCIÓN DE TODAS LAS PREGUNTAS DE ETP / ETC 2026-2022 -----

E/S (clase 02)

(8/25) 2.b. Describir el funcionamiento de E/S programada con espera de respuesta

(11/24) 2.b. Describa el funcionamiento de la gestión de E/S programada con espera de respuesta

(10/23) 2.a. ¿Cómo es la estructura de un módulo de E/S?

(10/22) 2.a. Esquematice y describa la estructura interna de un módulo E/S

(10/22) 2.b. Describa los posibles modos de ubicación de los módulos de E/S

2.b Describa las posibles técnicas que pueden utilizarse para realizar las operaciones de E/S

2.b Describa las características funcionales del acceso directo a memoria DMA

INTERRUPCIONES (clase 03)

(8/25) 1.b. Cuales son las diferencias entre terminacion de un subrutina y gestor de interrupciones

(6/25) 1.a. (7/23) 1.a. (10/23) 1.a. Explique el mecanismo de interrupcion

(6/25) 2.b. Explique las fuentes de una interrupcion

(7/23) 1.b. Describa el tratamiento a realizar cuando hay múltiples fuentes de interrupciones

(10/23) 1.b. Describa cómo se realiza el reconocimiento de interrupciones vectorizadas mediante el PIC

(10/22) 1.a. ¿A qué método de atención lo conocemos como de "interrupciones vectorizadas"?

(10/22) 1.b. ¿Cuándo, por qué, para qué y cómo utiliza una de las denominadas interrupciones por software?

PIC (clase 03)

(8/25) 2.a. Esquematice y describa la estructura interna de un pic

(11/24) 2.a. Esquematice y describa la estructura interna de un controlador programable de interrupciones

MEMORIA - CACHÉ (clase 04)

(7/23) 2.a. Describa las funciones de correspondencia entre memoria principal y cache

(10/22) 3.a. Describa las funciones de correspondencia entre memoria principal y caché

(8/25) 3.a. Cuales son los elementos a tener en cuenta para el diseño de una caché

(11/24) 3.a. Cuáles son los elementos a tener en cuenta para el diseño de una memoria caché?

(10/23) 3.b. Analice brevemente todos los elementos a tener en cuenta para el diseño de una memoria caché

(10/23) 3.a. ¿Por qué funciona un sistema de memoria basado en jrarquia?

3. Describa las técnicas de reemplazo de bloque, correspondencia y políticas de escritura en memoria cache

Políticas de Escritura

(6/25) 2.b. Explique las políticas de escritura desde la coherencia de datos

(7/23) 2.b. (10/22) 3.b. Analice las políticas de escritura desde el punto de vista de la coherencia de datos

DMA (clase 03 - 04)

(8/25) 3.b. La coherencia de un sistema jerárquico puede verse afectado por el uso del DMA?

(11/24) 3.b. La coherencia de datos de un sistema jerárquico se ve afectada por el uso de DMA?

(10/23) 2.b. Describa las características funcionales del acceso directo a memoria DMA

PARALELISMO - MÁQUINA SUPERESCALAR

(8/25) 4.a. (11/24) 4.a. (7/23) 5.b. ¿De qué depende el paralelismo de una máquina superescalar ?

(10/23) 5.a. ¿Qué es y de qué depende el paralelismo de una máquina?

(8/25) 4.b. ¿Cuál es el objetivo de usar la técnica de renombrado de registro en un procesador superescalar?

(11/24) 4.b. ¿Cuál es el objetivo de la técnica de renombrado de registros?

(10/23) 5.b. ¿Qué características tiene la implementación de un procesador superescalar?

(10/22) 4.a. ¿Qué características tienen los procesadores superescalares?

(10/22) 4.b. Describa las causas que pueden retardar el funcionamiento de los mismos

BUS

(8/25) 5.a. ¿Qué elementos característicos describen un bus?

(11/24) 1.b. ¿Qué elementos característicos **definen** un bus?

(7/23) 5.a. ¿Qué elementos característicos describen un bus?

(10/22) 5.a. ¿Qué elementos característicos definen un bus?

1. Que es un bus, tipos de buses, temporización y métodos de arbitraje

MIMD

(8/25) 5.b. Que son los MIMD en la taxonomía de Flynn

(11/24) 5.a. Qué son los MIMD de la taxonomía de Flynn. Describa las variantes que conozca

(6/25) 5.b. Que tipo de coherencia de datos tiene un MIMD

(10/22) 5.b. ¿Qué son los MIMD de la taxonomía Flynn?

INSTRUCCIONES - CAUCE SEGMENTADO

(6/25) 3.a. Que entiende por segmentación de cauce | 3.b. explique sus ventajas

(7/23) 3.a. ¿Qué entiende por segmentación de cauce? | 3.b. ¿Qué ventajas proporciona su implementación?

(10/23) 4.a. ¿Qué es la segmentación del cauce de instrucciones? | b. ¿Cuánto mejora el rendimiento?

4.b Describa los métodos y técnicas utilizados para disminuir o evitar las paradas que afectaran el funcionamiento de los cauces.

(6/25) 4.a. Describe 3 tipos de atascos en segmentación | 4.b. Que tipo de retardo tienen

(7/23) 4.a. Describa 3 diferentes causas que pueden retardar un cauce de instrucciones segmentado | 4.b. ¿Qué retardo produce cada una?

(10/23) 4.c. ¿Que es un riesgo WAR en un cauce segmentado?

OTRO

(11/24) 1.a. ¿Qué elementos componen una máquina con arquitectura Von Neumann? Describir la función de cada uno

(8/25) 1.a. Que metodos como pasaje de parametros podemos utilizar en una computadora

(6/25) 2.a. Explique los tipos de correspondencia

(6/25) 5.a. Explique un cluster

5.a ¿Qué características describen un cluster de computadoras?

5.a Describa las características que diferencian los SMTP respecto a los clusters